台积电最新的5nm工艺 一平方毫米有1.7亿晶体管

1毫米=100万纳米

算下来 一毫米能容纳1.3W个晶体管
平均每个晶体管的宽度大概76.6纳米

那看起来发展空间还很大啊

而且这估计是二维的
如果学学SSD的闪存,做成三维的,那就非常恐怖了

？？哪里大了…… 栅长才是nm的定义啊
按照你意思是每个晶体管1nm是极限？

i社已经将3D堆叠用于名为Foveros的x86架构

你是不是觉得制程是一个晶体管的宽度？？
去看看定义。栅极宽才是制程。
还有源极和漏极呢...
要不怎么说台积电的N7是伪7nm，因为密度严重不足，还不如intel的10nm
N7+还稍微好点..
N5观望吧，好不到哪里去

5nm工艺，密度利用率不高。就像在体育馆中间放了十个凳子，其他地方都空着。
远不如，体育馆里放满桌子利用率高

但是外界只看到了10>7>5，当然也有Intel的原因。

intel都要找你们嘴上的伪工艺代工了。。

之前好像听说3nm还是2nm是极限来着，也就是说快走到头了。

谁真谁伪，我不知道。反正我也觉得数字越小越好看。

关键是现在AMD确实功耗大大低于intel。看评测，4750G多核性能持平9900K，功耗只有后者的一半。。。这就是制成的力量。

分析师可不傻 现在人家台积电5nm任你英特尔怎么吹都领先你两代工艺 7nm领先一代 牙膏还在++ 量产的10nm没有哪怕对比14没有任何方面优势

4750G可是Rayzen 7啊应该不全是制程的功劳，设计也立功了。